西南交大18秋《数字电子技术A》离线作业
数字电子技术A第1次作业一、单项选择题(只有一个选项正确，共6道小题)
1. 卡诺图如图1-1所示，电路描述的逻辑表达式F = 。
(A)
(B)
(C) BC+AD+BD
(D)
2.
(A)
(B)
(C)
(D)
3. 逻辑函数F1、F2、F3的卡诺图如图1-2所示，他们之间的逻辑关系是 。
(A) F3=F1•F2
(B) F3=F1+F
(C) F2=F1•F3
(D) F2=F1+F3
4. 八选一数据选择器74151组成的电路如图1-3所示，则输出函数为（ ）
(A)
(B)
(C)
(D)
5. 十进制数3.625的二进制数和8421BCD码分别为（ ）
(A) 11.11 和11.001
(B) 11.101 和0011.011000100101
(C) 11.01 和11.011000100101
(D) 11.101 和11.101
6. 下列几种说法中错误的是（ ）
(A) 任何逻辑函数都可以用卡诺图表示
(B) 逻辑函数的卡诺图是唯一的。
(C) 同一个卡诺图化简结果可能不是唯一的
(D) 卡诺图中1的个数和0的个数相同。
四、主观题(共15道小题)
7. 如图3所示，为检测水箱的液位，在A、B、C、三个地方安置了三个水位检测元件，当水面低于检测元件时，检测元件输出低电平，水面高于检测元件时，检测元件输出高电平。试用与非门设计一个水位状态显示电路，要求：当水面在A、B之间的正常状态时，仅绿灯G亮；水面在B、C 间或A以上的异常状态时，仅黄Y灯亮；水面在C以下的危险状态时，仅红灯R亮。
8. 电路如图7所示，图中74HC153为4选1数据选择器。试问当MN为各种不同输入时，电路分别是那几种不同进制的计数器。
9. 发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图3 a所示。试在图b中填写输出逻辑函数L的卡诺图（不用化简）。
(a) (b)
10. 用逻辑代数证明下列不等式
11. 将下列各式转换成与 – 或形式
12. 利用与非门实现下列函数
L=AB+AC
13. 利用与非门实现下列函数
14. 利用与非门实现下列函数
15. 用卡诺图法化简下列各式
16. 用卡诺图法化简下列各式
17. 用卡诺图法化简下列各式
18. 用卡诺图法化简下列各式
19.
20.
21.
数字电子技术A第2次作业
一、单项选择题(只有一个选项正确，共3道小题)
1. 在下列逻辑部件中，不属于组合逻辑部件的是
(A) 译码器
(B) 编码器
(C) 全加器
(D) 寄存器
2. 八路数据选择器，其地址输入端（选择控制端）有 个
(A) 8
(B) 2
(C) 3
(D) 4
3. 和TTL电路相比，CMOS电路最突出的优点在于（ ）
(A) 可靠性高
(B) 抗干扰能力强
(C) 速度快
(D) 功耗低
四、主观题(共12道小题)
4.
5.
6. 已知逻辑函数：
画出逻辑函数F1、F2 和F的卡诺图；用最少的与非门实现逻辑函数F，画出逻辑图。
7. 分析图3所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说明电路能实现什么逻辑功能.
8. 用数据选择器组成的多功能组合逻辑电路如图4所示。图中G1、G0为功能选择输入信号，X、Z为输入逻辑变量，F为输出逻辑函数。分析该电路在不同的选择信号时，可获得哪几种逻辑功能，请将结果填入表4中。
9. 设计一个组合逻辑电路。电路输入DCBA为8421BCD码，当输入代码所对应的十进制数能被4整除时，输出L为1，其他情况为0。
1．用或非门实现。
2．用3线-8线译码器74HC138和逻辑门实现。
（0可被任何数整除，要求有设计过程，最后画出电路图）
10. 将下列十进制数转换为二进制数、八进制数、十六进制数和8421BCD码（要求转换误差不大于2-4）：
(1) 43 (2) 127
(3) 254.25 (4) 2.718
11. 将下列每一二进制数转换为十六进制码：
(1) 101001B (2) 11.01101B
12. 将下列十六进制数转换为二进制数：
(1) 23F.45H (2) A040.51H
13.
14. 试分析图题3.3.4所示逻辑电路的功能
15. 某雷达站有3部雷达A、B、C，其中A和B功率消耗相等，C的功率是A的功率的两倍。这些雷达由两台发电机X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是X的3倍。要求设计一个逻辑电路，能够根据各雷达的启动和关闭信号，以最节约电能的方式启、停发电机.
数字电子技术A第3次作业
一、单项选择题(只有一个选项正确，共7道小题)
1. 为将D触发器转换为T触发器，图9.4.2所示电路的虚线框内应是 。
(A) 或非门
(B) 与非门
(C) 异或门
(D) 同或门
2. 一位十进制计数器至少需要 个触发器。
(A) 3
(B) 4
(C) 5
(D) 10
3. 图1-4所示电路中，能完成Qn+1= 逻辑功能的电路是（ ）
(A)
(B)
(C)
(D)
4. 某逻辑门的输入端A、B和输出端F的波形图1-7所示，F与A、B的逻辑关系是：
(A) 与非
(B) 同或
(C) 异或
(D) 或
5. 为了把串行输入的数据转换为并行输出的数据，可以使用（ ）
(A) 寄存器
(B) 移位寄存器
(C) 计数器
(D) 存储器
6. 单稳态触发器的输出脉冲的宽度取决于（ ）
(A) 触发脉冲的宽度
(B) 触发脉冲的幅度
(C) 电路本身的电容、电阻的参数
(D) 电源电压的数值
7. 已知时钟脉冲频率为fcp，欲得到频率为0.2fcp的矩形波应采用（ ）
(A) 五进制计数器
(B) 五位二进制计数器
(C) 单稳态触发器
(D) 多谐振荡器
四、主观题(共7道小题)
8. 已知输入信号A、B、C的波形，试画出图2所示各电路输出（L1、L2、L3）的波形。设触发器的初态为0。
9. 逻辑电路如图4所示，试画出Q0、Q1、Q2的波形。设各触发器初态为0。
10. 已知某同步时序逻辑电路的时序图如图5所示。
1．列出电路的状态转换真值表，写出每个触发器的驱动方程和状态方程
2．试用D触发器和与非门实现该时序逻辑电路，要求电路最简。画出逻辑电路图.
11. 用移位寄存器74194和逻辑门组成的电路如图6所示。设74194的初始状态Q3Q2Q1Q0=0001，试画出各输出端Q3、Q2、Q1、Q0和L的波形。
12. 逻辑电路如图2 a、b、c所示。试对应图d所示输入波形，分别画出输出端L1、、L2 和L3的波形。(设触发器的初态为0)
(a)
(b)
(c)
(d)
13. 由与或非门组成的同步RS触发器如题图所示，试分析其工作原理并列出功能表。
14. 设主从JK触发器的初始状态为0，CP、J、K信号如题图所示，试画出触发器Q端的波形。
数字电子技术A第4次作业
一、单项选择题(只有一个选项正确，共5道小题)
1. 有一A/D转换器，其输入和输出有理想的线性关系。当分别输入0V和5V电压时，输出的数字量为00H和FFH，可求得当输入2V电压时，电路输出的数字量为
(A) 80H
(B) 67H
(C) 66H
(D) 5FH
2. 容量是512K×8的存储器共有
(A) 512根地址线，8根数据线
(B) 19根地址线，8根数据线
(C) 17根地址线，8根数据线
(D) 8根地址线，19根数据线
3. 在双积分A/D转换器中，输入电压在取样时间T1内的平均值VI与参考电压VREF应满足的条件是________。|VI||VREF|
(A) |VI||VREF|
(B) |VI||VREF|
(C) |VI|=|VREF|
(D) 无任何要求
4. 用1K×4位的DRAM设计4K×8位的存储器的系统需要的芯片数和地址线的根数是（ ）
(A) 16片，10根
(B) 8片，10根
(C) 8片，12根
(D) 16片，12根
5. 在图1-8用555定时器组成的施密特触发电路中，它的回差电压等于（ ）
(A) 5V
(B) 2V
(C) 4V
(D) 3V
四、主观题(共10道小题)
6. 分析如图5所示时序逻辑电路。（设触发器的初态均为0）
1．写出各触发器的时钟方程、驱动方程、状态方程；
2．画出完整的状态图，判断电路是否具能自启动；
3．画出在CP作用下的Q0、Q1及Q3的波形。
7. 试用正边沿D触发器设计一个同步时序电路，其状态转换图如图6所示。
1．列出状态表；
2．写出各触发器的激励方程和输出方程；
3．说明电路功能。
8. 分析如图6所示时序逻辑电路
1． 写出各触发器的激励方程、输出方程
2． 写出各触发器的状态方程
3． 列出电路的状态表并画出状态图
4． 说明电路的逻辑功能。
9. 用边沿JK触发器和最少的逻辑门设计一个同步可控2位二进制减法计数器。当控制信号X=0时，电路状态不变；当X=1时，在时钟脉冲作用下进行减1计数。要求计数器有一个输出信号Z，当产生借位时Z为1，其他情况Z为0。
10. 某组合逻辑电路的输入、输出信号的波形如图4所示。
1．写出电路的逻辑函数表达式；
2．用卡诺图化简逻辑函数；
3．用8选1数据选择器74HC151实现该逻辑函数.
11. 逻辑电路如题图所示，已知CP和A的波形，画出触发器Q端的波形，设触发器的初始状态为0。
12. 图题6.1.5是某时序电路的状态转换图，设电路的初始状态为01，当序列X=100110时，求该电路输出Z的序列。
13. 在某计数器的输出端观察到如图7.1.1所示的波形，试确定该计数器的模
14. 由集成单稳态触发器74121组成的延时电路及输入波形如图题9.2.3所示。(1)计算输出脉宽的变化范围；(2)解释为什么使用电位器时要串接一个电阻。
15. 某双积分A/D转换器中，计数器为十进制计数器，其最大计数容量为(3000)D。已知计数时钟脉冲频率fCP=30kHz，积分器中R=100k，C=1F，输入电压vI的变化范围为0~5V。试求：(1) 第一次积分时间T1；(2) 求积分器的最大输出电压 ；(3) 当VREF=10V，第二次积分计数器计数值=(1500)D时输入电压的平均值VI为多少？
数字电子技术A第5次作业
一、单项选择题(只有一个选项正确，共1道小题)
1. D/A转换电路如图1-5所示。电路的输出电压υ0等于（ ）
(A) 4.5V
(B) -4.5V
(C) 4.25V
(D) -8.25V
四、主观题(共7道小题)
2. 由555定时器组成的脉冲电路及参数如图8 a所示。已知vI的电压波形如图b所示。试对应vI画出图中vO1、vO2的波形；
(a)
(b)
3. 由可编程逻辑阵列构成的组合逻辑电路如图3所示。
1．写出L1、L2的逻辑函数表达式；
2．列出输入输出的真值表；
3．说明电路的逻辑功能。
4.D触发器逻辑符号如题图所示，用适当的逻辑门，将D触发器转换成T触发器、RS触发器和JK触发器。
5. 已知一时序电路的状态表如表所示，试作出相应的状态图。
6. 已知状态图如图所示，试作出它的状态表
7. 试分析图题7.1.15所示电路，说明它是多少进制计数器，采用了何种进位方式。
8.
页:
[1]