西电网院21秋《DSP原理与应用》模拟试题5 参考答案
西电网院《DSP原理与应用》模拟试题5 参考答案考试时间_120_分钟_闭卷__试卷 编号____________
姓名_________ 学号____________ 班级____________
一、判断题（正确的在括号内画√，错误的在括号内画×。每空1分,共10分）
(√)1、C5416芯片的时钟工作频率最高可以是外接时钟信号频率的15倍
(×)2、TMS320C54x系列DSP芯片只能完成定点数的运算
(√)3、软件可编程等待状态产生器可以将外部总线周期扩展到7个机器周期。
(√)4、'C54x内部有2组16位读数据总线，每组都有数据总线和地址总线。
(×)5、若引脚MP/MC=1则'C54x复位后从片内PM区开始执行指令。
(√)6、'C54x 在OVLY=1表示RAM可以映射到PM区。
(√)7、WRITA指令可以实现DM区的数据写入PM区
(×)8、C54X DSP主机接口HPI是16位并行口。
(×)9、RPTZ#99则下一条指令将执行99次。
(√)10、'C54x的CPU供电电压为1.8伏
二． 名词解释（共5题，共10分）
1. 哈佛体系结构_____C54x的CPU采用了流水线指令执行结构和相应的并行结构设计，使其能在一个指令周期内，高速地完成多项算术运算。C54x器件除了提供哈佛结构的总线、功能强大的CPU以及大容量的存储空间外，还提供了必要的片内外部设备。
2. HPI____C54x的主机接口(HPI)是一个8位并行口，用来实现与主设备或主处理器的通信。主机与HPI的通信，可通过专用地址和数据寄存器、HPI控制寄存器以及使用外部数据与接口控制信号来实现。
3. CPLD_____（Complex Programable Logic Device）， 集成可编程逻辑器件，它可以在制造完成后由用户根据自己的需要定义其逻辑功能。CPLD 的特点是有一个规则的构件结构，该结构由宽输入逻辑单元组成，这种逻辑单元也叫宏单元，并且 CPLD 使用的是一个集中式逻辑互连方案。
4. FPGA_____（field programable gate array），现场可编程门阵列，是专用集成电路（ASIC）中集成度最高的一种，用户可对FPGA内部的逻辑模块和I/O模块重新配置，以实现用户的逻辑，因而也被用于对CPU的模拟。
5.FFT_____快速傅里叶变换。是一种高效实现离散傅里叶变换（DFT）的快速算法，是数字信号处理中最为重要的工具之一，它在声学、语音、电信和信号处理等领域有着广泛的应用。
三． 填空题（共20分，每题2分）
1．TMS320C54xDSP的内部总线主要包括 程序总线 、 数据总线 和 地址总线 。
2．汇编源程序中标号可选，若使用标号，则标号必须从 第一列 开始；程序中可以有注释，注释在第一列开始时前面需标上星号或分号 ，但在其它列开始的注释前面只能标分号 。
3．TMS320C54有两个通用引脚，BIO和XF， BIO 输入引脚可用于监视外部接口器件的状态； XF 输出引脚可以用于与外部接口器件的握手信号。
4．累加器又叫做 目的寄存器 ，它的作用是存放从ALU或乘法器/加法器单元 输出的数据。
5．请简要说明TMS320C5402VCDSP以下引脚的功能：
： 复位引用脚 ，: I//O选通信号引脚 。
6．DSP可以处理双16位或双精度算术运算，当 C16=0 位双精度运算方式，当 C16=1
为双16位运算方式。
7．复位电路有三种方式，分别是 上电复位 ；手动复位；软件复位 。
8．立即数寻址指令中在数字或符号常数前面加一个 # 号，来表示立即数。
9．位倒序寻址方式中，AR0中存放的是 FFT点数的一半 。
10．一般，COFF目标文件中包含三个缺省的段： ．text 段； ．data 段和 ．bss段。
四、选择题（共10题，每题2分，共20分）
1．对于TMS320C54x系列DSP芯片，下列说法正确的是 (C)
(A) 专用型DSP （B）32位DSP (C) 定点型DSP (D) 浮点型DSP
2．汇编器的作用是 （ B ）
A、将C语言源代码编译成DSP汇编语言源代码
B、将汇编语言源代码汇编成机器语言COFF目标文件
C、把汇编生成的可重定位的COFF目标模块组合成一个可执行的COFF目标模块
D、以上答案均不对
3．C54X DSP的流水线是由（ B ）级（也即是由多少个操作阶段）组成。
(A) 4 (B) 6 (C) 8 (D) 10
4．下面对一些常用的伪指令说法正确的是：（ D ）
A、.def所定义的符号，是在当前模块中使用，而在别的模块中定义的符号；
B、.ref 所定义的符号，是当前模块中定义，并可在别的模块中使用的符号；
C、.sect命令定义的段是未初始化的段；
D、.usect命令定义的段是未初始化的段。
5． C54x共有192K字的存储空间， 分成3个相互独立可选择的存储空间。不包括（ C ）。
A、程序存储空间B、数据存储空间C、中断向量空间D、I/O地址空间
6．DSP系统开发的硬件实现中，元件选择属于 （ A ）
A、系统分析 B、系统综合 C、技术指标 D、确定方案
7．仿真系统中，主机通过仿真器与目标系统的（ A ）接口相连。
A、JTAG B、PCI C、并口 D、USB接口
8．下列段不属于COFF目标文件的是 （ D ）
A、.text B、.data C、.bss D、.prj
9．目标文件的.bss段对应的虚拟的目标存储器是 （ C ）
A、RAM B、EEPROM C、ROM D、FLASH
10．指令SECT INTM的作用是 （ C ）
A、开全局中断B、关全局中断C、清除中断标志D、置中断标志
四、简述题（共30分）
1． TMS320C54x有多少条16位总线？这些总线各有什么作用？
答：’C54x共有4组8条16位总线
1条程序总线（PB）：传送取自程序存储器的指令代码和立即操作数。
3条数据总线（CB、DB、EB）：CB和EB传送从数据存储器读出的操作数；EB传送写到存储器中的数据。
4条地址总线（PAB、CAB、DAB、EAB）传送相应指令所学要的代码。
2． TMS320C54x片内存储器一般包括哪些种类？如何控制存储器片内或片外的分配？
答：TMS320C54x的片内存储空间分为3个可选择的存储空间：64K的程序空间，64K的数据空间和64K的I/O空间，所有TMS320C54x芯片都包括RAM、SARAM、DARAM。
3． 当TMS320C54xCPU接收到可屏蔽的硬件中断时，满足哪些条件中断才能被响应？（6分）
答：（1）出现多个中断时，此中断的优先级最高
（2）INTM=0允许全局中断
（3）IMR中的响应相应位为1，开放此中断。
4. TMS320C54x 芯片的总线结构有何特点？
答：TMS320C54x DSP采用先进的哈佛结构并具有十二组总线，其独立的程序总线和数据总线允许同时读取指令和操作数，实现高度的并行操作。
采用各自分开的数据总线分别用于读数据和写数据，允许CPU在同一个机器周期内进行两次读操作数和一次写操作数。独立的程序总线和数据总线允许CPU同时访问程序指令和数据。
5. TMS320C54x硬件复位地址为多少？如何确定中断向量地址？计算INT0（IPTR=001H）的中断向量地址。
答：复位后，复位向量地址为：0080H
确定地址方式：IPTR+左移2位后的中断向量序列号
10H左移2位后成为40H，IPTR=001H，则中断向量地址为00C0H
五．综合题（选做一题10分）
1．实现对数组X={1，2，3，4，5}的初始化，然后将数据存储器中的数组X复制到数组Y。最后实现数组X和数组Y中对应元素相乘并累加，即z=1*1+2*2+3*3+4*4+5*5
解答：
．mmregs
．bss x， 5
．bss y， 5
．bss z， １
．def start
table： ．word 1，2，3，4，5
．text
start： STM #x， AR1
RPT 4
MVPD table，*AR1+ ；从程序存储器传送到数据存储器数组X
STM # x， AR2
STM # y， AR3
RPT 4
MVDD*AR1，*AR3 ；从数据存储器数组X传送到Y
SSBX FRCT ；准备整数乘法
STM # x， AR2
STM # y， AR3
STM # z， AR4
RPTZ 4
MAC *AR2+,*AR3+,A
STL A，*AR4
End： B end
．end
2. 利用嵌入式DSP 开发一个数码显示的多点温度检测装置，请给出模块化设计框图。并将其中得主要模块试作简单说明。
解答： 根据题目要求，给出系统结构简单框图如下：
在上述设计框图中，核心部分就是嵌入式处理器选择上要选择功能和处理速度满足需求的嵌入式处理器，最好内含A/D变换器，具有足够量的RAM和ROM程序存储体，设计和自制温度信号的输入、放大和切换调理部分电路，将数据转换后存储，通过相应的数码管或液晶显示屏幕完成数据显示、设计键盘和调节借口，完成与系统的交互操作。
其中根据硬件来编写和调试系统的软件部分是非常重要的工作量之一。
页:
[1]