大工13春《嵌入式原理与开发》辅导资料八
大工13春《嵌入式原理与开发》辅导资料八主 题：第三章基于ARM架构的嵌入式微处理器：ARM微处理器的指令系统
学习时间：5月20日-5月26日
内 容：
第三章基于ARM的处理器体系结构基于ARM架构的嵌入式微处理器
这周我们将学习第3章中的第3节，这部分重点介绍几种通用的ARM微处理器
，下面整理出的理念框架供同学们学习。
第三章 基于ARM的处理器体系结构
3.3 通用的ARM微处理器介绍
3.3.1 Samsung S3C44B0X的内部结构
3.3.2 LPC2119/2129微控制器
3.3.3 S3C2410微处理器
3.3.4 Intel Xscale PXA255
3.3.5 Intel Xscale PXA27x微处理器
本节主要介绍几种使用较为广泛的处理器内部结构、特点及功能:
低端微处理器Samsung S3C44B0X(ARM7TDMI内核)和LPC2119/2129微控制器
中端处理器 S3C2410B (ARM920T核);
高端微处理器 Intel PXA255/27X (Xscale核)。
3.3.1 Samsung S3C44B0X的内部结构
Samsung S3C44BOX微处理器是韩国三星公司专门手持设备和一般应用提供的高性价比和低档的微处理器解决方案。
它使用ARM7TDMI核，工作在66MHz。为了降低系统总成本和减少外围器件，这款芯片中还集成了下列部件：
8KB Cache、外部存储器控制器、LCD控制器、4个DMA通道、2通道UART、1个多主I2C总线控制器、1个IIS总线控制器，5通道PWM定时器及一个内部定时器、71个通用I/O口、8个外部中断源、实时时钟、8通道10位ADC等。
S3C44B0X系统板结构组成
LCD与触摸屏接口; USB HOST模块接口；
JTAG调试接口; IIC 接口的EEPROM；
4×4矩阵键盘接口; ??? LED指示灯；
8段数码管电路； S3C44BOX微处理器；
电源电路； 复位逻辑；
晶振电路； 系统配置；
FLASH和SDRAM 的设计；UART接口。
1.S3C44B0X 结构主要特点
16/32位RISC结构和带ARM7DMI CPU核的功能强大的指令集
Thumb协助处理器在保证性能的前提下使代码密度最大
片上ICE中断调试JTAG调试方式
32×8位硬件乘法器
2.系统管理
地址空间：每个Bank32MB（一共256MB）；
每个Bank支持8/16/32位数据总线编程；
固定的Bank起始地址和7个可编程的Bank；
1个起始地址和尺寸可编程的Bank；
8个内存Bank:６个用于ROM和SRAM；2个用于ROM/SRAM/DRAM；
所有内存Bank的可编程寻址周期；
在能量低的情况下支持DRAM/SDRAM自动刷新模式；
支持DRAM的非对称/对称寻址；
缓冲内存和内部SRAM
4路带8K字节的联合缓存；
不使用缓存的0/4/8K内容SRAM
伪LRU（最近最少使用）的替代算法
在主内存和缓冲区内容之间保持一致的方式写内存；
当缓冲区出错时，请求数据填充技术；
BOOTLOADER位于FLASH存储器，当S3C44B0X 复位或上电后首先执行BOOTLOADER的代码。
BOOTLOADER代码有如下功能：通过基本串口可与PC机终端程序建立联接、可配置板子、提供用户帮助、允许下载应用程序到SDRAM并执行、将用户映象文件写入FLASH、然后部分测试程序。
3.时钟和能量管理
低能耗，时钟可以通过软件选择性地反馈回每个功能块。
能量模式：
正常模式：正常运行模式；
低能模式：不带PLL的低频时钟；
休眠模式：只使CPU的时钟停止；
停止模式：所有时钟都停止；
用EINT或RTC警告中断从停止模式唤醒。
4.中断控制器
30个中断源（看门狗定时器，6个定时器，6个UART，8个外部中断，4个DMA，2个RTC，1个ADC，1个I2C，1个SIO；
矢量IRQ中断模式减少中断响应周期；
外部中断源的水平/边缘模式；
可编程的水平/边缘极性；
对紧急中断请求支持FIQ（快速中断请求）
(1)ARM7TDMI中断点的设置
设置EmbeddedICE的两个watchpoint单元
主要包括：地址、数据、控制信号等
当一个（或者两个）watchpoint中的地址（也可以包括数据）和ARM所执行的当前的指令相同的时候，ARM就从运行状态进入Debug状态
(2)断点的类型
硬件断点
在ARM中直接设定watchpoint中的地址，当ARM运行到制定的地址时，就进入Debug状态。
软件断点
改变存储器中的ARM指令为一个特殊的数据X（ARM的未定义指令），同时，设置watchpoint中的断点数据也为X，当ARM把X数据作为指令读入的时候，ARM就进入Debug状态。
(3)硬件断点和软件断点的优缺点
硬件断点
数目受EmbeddedICE中的Watchpoint数目的限制；但是，可以在任何地方设置断点。
软件断点
数目不受限制，但是，软件断点是通过替换系统的断点地址的指令实现的，所以，软件断点只能在可写的存储器的地址中设置（比如：RAM），而不能在ROM（比如：Flash）中设置。
(4)带PWM的定时器
S3C44B0X中的定时器具有ＰＷＭ（脉宽调制）功能，通过对一些功能寄存器的配置，可定义占空比以及定义频率的高低。 内部具有5个16位带PWM的定时器/1个16位基于DMA或基于中断的定时器，可编程的工作循环，频率和极性选择。
(5)实时时钟
具有全时钟特点：毫秒、秒、分、小时、天、星期、月、年。
在32.768KHz石英晶体下运行。
具有CPU唤醒的警告中断功能。
(6)通用输入输出端口
8个外部中断端口
71个多路输入输出口
通用异步接收发送器UART
2个带DMA和中断的UART
支持5位，6位，7位，8位串行数据传送/接收
当传送/接收时支持双向握手
可编程波特率
支持IrDA1.0（115.2KbPS）
测试的循环返回模式
每个通道有2个内部32位FIFO
(7)DMAC控制器与A/D转换器
①DMA控制器
2路通过无需要CPU干涉的DMA控制器
2路桥式DMA控制器
采用6种DMA请求的桥式DMA支持IO到内存，内存到IO，IO到IO：软件，4个内部功能块（UART，STO，实时器，IIS），外部管脚
DMA之间可编程优先级次序
突发传送模式提高传送率
②A/D转换器
10位8路ADC
最大500KbPS/10位
(8)LCD液晶显示器控制器
支持彩色/单色/灰度LCD
支持单扫描和双扫描显示
支持虚拟显示功能
系统内存作为显示内存
专用DMA用于从系统内存中提取图象数据
可编程屏幕尺寸
灰度：16级，256色
(9)看门狗定时器与I2C总线接口
16位看门狗定时器
定时中断请求和系统复位
1个带中断的多主机I2C总线
串行，8位，双向数据传送器能够以100Kb/S的标准模式和400Kb/S的快速模式传送。
(10)IIS总线接口
1个带DMA的音频IIS总线接口
串行，每路8/16位数据传送器
支持MSB数据格式； SIO（同步串行I/O）
1个带DMA和中断的SIO
可编程波特率
支持8位串行数据传送/接收操作
(11)操作电压范围
内核：2.5V；I/O：3.0V到3.6V;
运行频率：最高到75MHz；
封装：160LQFP/160FBGA；
3.3.2 LPC2119/2129微控制器
1.概述
LPC2119/2129飞利浦公司生产的低端微处理器，内部包含有基于一个支持实时仿真和跟踪的16/32位ARM7TDMI-STM CPU。128位宽度的存储器接口和独特的加速结构使32位代码能够在最大时钟速率下运行。
由于LPC2119/2129非常小的64脚封装、极低的功耗、多个32位定时器、4路10位ADC、2路CAN、PWM通道、46个GPIO以及多达9个外部中断使它们特别适用于汽车、工业控制应用以及医疗系统和容错维护总线。由于内置了宽范围的串行通信接口，它们也非常适合于通信网关、协议转换器以及其它各种类型的应用。
2.主要特性
16/32位ARM7TDMI-S核，超小LQFP64封装。
16KB片内静态RAM ，128/256KB片内Flash存储器。
通过片内boot装载程序实现在系统编程（ISP）和在应用编程（IAP）。512字节行编程时间为1ms。单扇区或整片擦除时间为400ms。
EmbeddedICE-RT可实现断点和观察点。当使用片内RealMonitor软件对前台任务进行调试时，中断服务程序可继续运行。
嵌入式跟踪宏单元（ETM）支持对执行代码进行无干扰的高速实时跟踪。
2个互连的CAN接口，带有先进的验收滤波器。
4路10位A/D转换器，转换时间低至2.44μs。
多个串行接口，包括2个工业标准UART、高速IIC接口（400 kbit/s）和2个SPI接口。
通过片内PLL可实现最大为60MHz的CPU操作频率。
向量中断控制器，可配置优先级和向量地址。
2个32位定时器（带4路捕获和4路比较通道）、PWM单元（6路输出）、实时时钟和看门狗。
46个通用I/O口（可承受5V电压），9个边沿或电平触发的外部中断引脚。
片内晶振频率范围：1～30MHz
2个低功耗模式：空闲和掉电
通过外部中断将处理器从掉电模式中唤醒双电源。
CPU操作电压范围：1.65～1.95V(1.8V±0.15V)
I/O操作电压范围：3.0～3.6V(3.3V±10%)，承受5V电压。
3.通用并行I/O口(GPIO)
没有连接到特定外设功能的管脚由GPIO寄存器进行控制。管脚可以动态配置为输入或输出。寄存器可以同时对任意个输出口进行置位或清零。输出寄存器的值以及管脚的当前状态都可以读出。
特性
单个位的方向控制
输出置位和清零可单独控制
所有I/O在复位后的默认状态都为输入
4.10位A/D转换器
LPC2119/2129分别包含一个带4路输入的10位逐次逼近模-数转换器。
特性
测量范围：0-3V
每秒可执行400 000次10位采样
单路活多路输入的突发转换模式
根据输入脚的跳变或定时器匹配信号执行转换
5.CAN控制器和验收滤波器
包含2个CAN控制器。控制器局域网络（CAN）是一个串行通信协议，它能有效支持高安全等级的分布实时控制。CAN的应用范围很广，从高速的网络到低价位的多路接线都可以使用CAN。
特性
单个总线上的数据传输速率高达1Mb/s
32位寄存器和RAM访问
兼容CAN 2.0B, ISO 11898-1规范
全局验收滤波器可以识别所有的11位和29位Rx标识符
验收滤波器为选择的标准标识符提供了FullCAN-style自动接收。
6.UART
包含2个UART。一个UART提供一个完全的调制解调器控制握手接口，另一个UART只有发送和接收数据线。
特性
16字节接收和发送FIFO
寄存器位置遵循550工业标准
接收器FIFO触发点为1、4、8和14个字节
内置波特率发生器
UART1包含标准调制解调器接口信号
7.IIC接口
IIC是一个双向总线，它使用两条线：串行时钟线(SCL) 和串行数据线(SDA) 实现互连芯片的控制。每个器件都通过一个唯一的地址来识别，这些器件可以是只接收器件（例如LCD驱动器），或是可以发送 和接收信息的发送器（例如存储器）。发送器和/或接收器可以操作为主或从模式，这取决于芯片是启动数据的发送还是只被寻址。IIC是一个多主总线，它可以由超过一个总线主控器进行控制。 LPC2119/2129所包含的IIC功能支持400kbit/s（快速I2C）。
8.SPI接口
SPI接口：SPI（Serial Peripheral Interface，串行外设接口）是Motorola公司开发的一种同步串行外设接口标准。 SPI接口信号：有4个信号：数据发送、数据接收、时钟和片选。在时钟信号的作用下，发送的同时，接收对方发来的数据；也可以只发送、或者只接收。SPI的波特率可以达到20Mb/s以上。
S3C44B0 ARM7有2个SPI接口，既可以作为主SPI使用，也可以作为从SPI使用。
主要特点：
与SPI 协议 (ver. 2.11) 兼容；
8位发送移位寄存器；
8位接收移位寄存器；
8位预分频器；
具有查询、中断、DMA传输模式。
SPI结构与工作原理
1)SPI结构
SPI主要由4部分构成：时钟分频器、发送移位寄存器、接收移位寄存器、控制逻辑等。如下图所示。
2)SPI设备系统组成
系统可以多个SPI设备组成，任何一个设备都可以为主SPI，但是任一时刻只能有一个主SPI设备，并且主SPI设备发出时钟信号和片选控制信号，选择通信的从SPI设备。如下图所示。
9.通用定时器
定时器对外设时钟周期（PCLK）进行计数，可选择产生中断或基于4个匹配寄存器，在到达指定的定时值时执行其它动作。它还包括4个捕获输入，用于在输入信号发生跳变时捕获定时器值，并可选择产生中断。多个管脚通过‘或’、‘与’，可以实现捕获、匹配或‘广播’功能。
特性
带可编程32位预分频器的32位定时器/计数器
当输入信号跳变时，4个32位捕获通道可捕获定时器的瞬时值。捕获事件可选择产生中断。
4个32位匹配寄存器：
－连续操作，可选择在匹配时产生中断
－匹配时停止定时器，可选择产生中断
－匹配时复位定时器，可选择产生中断
10.看门狗
看门狗定时器的用途是使微控制器在进入错误状态经过一段时间后复位。当看门狗使能时，如果没有在预先确定的时间内“喂”（重装）看门狗，它将会产生一次系统复位。
特性
如果没有周期性重装，则产生片内复位
调试模式
由软件使能，但要求禁止硬件复位或看门狗复位/中断
错误/不完整的喂狗时序会导致复位/中断(如果使能)
带内部预分频器的可编程32位定时器
可选择时间周期：从(tpclk×256×4) 到 (tpclk×232×4)，可选值为tpclk×4的倍数
11.实时时钟
当选择正常或空闲模式时，实时时钟(RTC)提供一套用于测量时间的计数器。RTC消耗的功率非常低，这使其适合于由电池供电的，CPU不连续工作(空闲模式)的系统。
特性:
对时间段进行测量以实现一个日历或时钟
超低功耗设计，支持电池供电系统
提供秒、分、小时、日、月、年和星期
可编程基准时钟分频器允许调节RTC以适应不同的晶振频率
12.脉宽调制器(PWM)
独立控制上升和下降沿位置的能力使PWM可以应用于更多的领域。例如，多相位电机控制通常需要3个非重叠的PWM输出，而这3个输出的脉宽和位置需要独立进行控制。 两个匹配寄存器可用于提供单边沿控制的PWM输出。匹配寄存器MR0通过匹配时重新设置计数值来控制PWM周期率。其它的匹配寄存器控制PWM边沿的位置。每个额外的单边沿控制PWM输出只需要一个匹配寄存器，因为所有PWM输出的重复速率是相同的。
13.晶振
振荡器支持晶振范围为1MHz～30MHz。晶振输出频率称为FOSC，而ARM处理器时钟频率称为cclk。除非连接并运行PLL，否则在该文档中FOSC和cclk的值是相同的。
PLL可以接受范围为10MHz～25MHz的输入时钟频率。输入频率通过一个电流控制振荡器（CCO）可以倍增为10MHz～60MHz。倍增器可以是从1到32的整数（实际上在该系列微控制器当中，由于CPU频率的限制，倍增器的值不可能高于6）。
14.复位和唤醒定时器
2个复位源：RESET管脚和看门狗复位。RESET管脚是一个施密特触发输入管脚，带有附加的干扰滤波器。任何复位源所导致的芯片复位都会启动唤醒定时器（见下面描述的唤醒定时器），复位状态将一直保持到外部复位撤除，振荡器开始运行。振荡器运行经过固定数目的时钟后Flash控制器完成其初始化。 当内部复位撤除后，处理器从复位向量地址0开始执行。此时所有的处理器和外设寄存器都被初始化为预设的值。
唤醒定时器的用途是确保振荡器和其它芯片操作所需要的模拟功能在处理器能够执行指令之前完全正常工作。这在上电、各种类型的复位以及任何原因所导致上述功能被关闭的情况下非常重要。由于振荡器和其它功能在掉电模式下关闭，因此将处理器从掉电模式中唤醒就要利用唤醒定时器。
唤醒定时器监视晶体振荡器是否可以安全地开始执行代码。当芯片上电时，或某些事件导致芯片退出 掉电模式时，振荡器需要一定的时间以产生足够振幅的信号驱动时钟逻辑。时间的长度取决于许多因素，包括VDD上升速度（上电时）、晶振的类型及电气特性（如果使用石英晶体）以及其它外部电路（例如：电容）和外部环境下振荡器自身的特性。
15.外部中断输入
根据可选管脚功能的设定，LPC2119/2129最多可包含9个边沿或电平触发的外部中断输入。外部事件可作为4个独立的中断信号来处理。外部中断输入可用于将处理器从掉电状态唤醒。
16.存储器映射控制
存储器映射控制改变了从地址0x00000000开始的中断向量的映射。向量可以映射到片内Flash存储器的底部，也可以映射到片内静态RAM。这使得在不同存储器空间中运行的代码都能够对中断进行控制。
17.功率控制
支持两种低功耗模式：空闲模式和掉电模式。
在空闲模式中，指令的执行被暂停，直到产生复位或中断为止。外围功能在空闲模式下继续工作并可产生中断唤醒处理器。空闲模式使处理器自身、存储器系统和相关的控制器以及内部总线不再消耗功率。
在掉电模式中，振荡器被关闭，芯片没有任何的内部时钟。处理器状态和寄存器、外设寄存器和内部SRAM的值在掉电模式下保持不变。芯片管脚的逻辑电平保持静态。通过复位或特定的不需要时钟还可工作的中断可终止掉电模式并恢复正常操作。由于芯片所有动态的操作都被暂停，掉电模式使芯片消耗的功率降低到几乎为零。
外设的功率控制特性允许关闭单独的不需要使用的外设，这样可进一步降低功耗。
18.仿真和调试
LPC2119/2129支持通过JTAG串行端口进行仿真和调试。跟踪端口允许跟踪程序的执行。调试和跟踪功能只在GPIO的P1口复用。这意味着位于P0口的所有通信、定时器和接口外设在开发和调试阶段都可用。
3.3.3 S3C2410微处理器
S3C2410韩国三星电子公司最近推出中档的一款基于ARM920T核的16／32位RISC嵌入式微处理器。该处理器主要面向手持式设备以及高性价比、低功耗的应用。该处理器采用0.18um CMOS制造工艺，内部采用了新的Advanced Microcontroller Bus Architecture (AMBA)总线 。
ARM920T核由ARM9TDMI内核、存储管理单元MMU和高速缓存三部分组成。其中，MMU可以管理虚拟内存，高速缓存由独立的16KB地址和16KB数据高速Cache组成。ARM920T有两个内部协处理器：CPl4和CPl5。
1.S3C2410X概述
S3C2410X是韩国三星公司推出的16/32位RISC微控制器，其CPU采用的是ARM920T内核，加上丰富的片内外设，为手持设备和其它应用，提供了低价格、低功耗、高性能微控制器的解决方案。
CPl4用于调试控制，CPl5用于存储系统控制以及测试控制。
ARM9体系结构框图
下页图给出了ARM9TDMI结构框图。主要有7部分构成。
比较最常用的是ARM920T内核，后页图给出了ARM920T结构框图。
ARM920T结构主要部分有：ARM9TDMI内核CPU、MMU、Cache、协处理器接口、运行跟踪信息接口(ETM)、JTAG调试接口、总线接口等7部分构成。
1） 主要特性
2） 具有16KB指令Cache、 16KB数据Cache和存储器管理单元MMU。 外部存储器控制器，可扩展8组，每组128MB，总容量达1GB；支持从Nand flash存储器启动。
3） 55个中断源，可以设定1个为快速中断，有24个外部中断，并且触发方式可以设定。
4） 4通道的DMA，并且有外部请求引脚。
5） 3个通道的UART，带有16字节的TX/RX FIFO，支持IrDA1.0功能。
6） 具有2通道的SPI、1个通道的IIC串行总线接口和1个通道的IIS音频总线接口。
7） 有2个USB主机总线的端口，1个USB设备总线的端口。
8） 有4个具有PWM功能的16位定时器和1个16位内部定时器。
9） 8通道的10位A/D转换器，最高速率可达500kB/s；提供有触摸屏接口。
10） 具有117个通用I/O口和24通道的外部中断源。
11） 兼容MMC的SD卡接口。
12） 具有电源管理功能，可以使系统以普通方式、慢速方式、空闲方式和掉电方式工作。
13） 看门狗定时器。
14） 具有日历功能的RTC。
15） 有LCD控制器，支持4K色的STN和256K色的TFT，配置有DMA通道。
16） 具有PLL功能的时钟发生器，时钟频率高达203MHz。
17） 双电源系统：1.8/2.0V内核供电，3.3V存储器和I/O供电。
2)系统结构
主要由两大部分构成：ARM920T内核、片内外设。
(1)ARM920T内核
由三部分构成：ARM9内核ARM9TDMI、32KB的Cache、MMU。
（2)片内外设
分为高速外设和低速外设，分别用AHB总线和APB总线。
2)ARM920T支持7种操作模式
① User mode(usr) ：正常程序执行模式；
② FIQ mode(fiq)：支持快速数据传送和通道处理；
③ IRQ mode(irq)：用于通用中断处理；
④ Supervisor mode(svc) ：操作系统保护模式；
⑤ System mode(sys)：运行特权模式操作系统任务；
⑥Abort mode (abt)：数据或指令预取失效后进入的状态；
⑦Undefined mode (und)：执行未定义的指令时进入的模式。
对这些操作模式的支持，使得ARM可以支持虚拟存储器机制，支持多种特权模式，从而可以运行多种主流的嵌入式操作系统。
3)ARM920T寄存器定义
ARM 微处理器中共定义了37个编程可见寄存器，每个寄存器的长度均为32位。根据不同的用途，可将其划分为以下几类:
30个通用寄存器
程序指针( PC: Program Counter )
当前处理器状态寄存器( CPSR: Current Program Status Resister )
状态备份寄存器( SPSR: Saved Program Status Resister )
2.S3C2410X的存储器系统
1)概述
S3C2410X的存储器管理器提供访问外部存储器的所有控制信号：26位地址信号、32位数据信号、8个片选信号、以及读/写控制信号等。
S3C2410X的存储空间分成8组，最大容量是1GB，bank0---bank5为固定128MB，bank6和bank7的容量可编程改变，可以是2、4、8、16、32、64、128MB，并且bank7的开始地址与bank6的结束地址相连接，但是二者的容量必须相等。
bank0可以作为引导ROM，其数据线宽只能是16位和32位，复位时由OM0、OM1引脚确定；其它存储器的数据线宽可以是8位、16位和32位。
S3C2410X的存储器格式，可以编程设置为大端格式，也可以设置为小端格式。
3.DMA控制器
S3C2410X有4 个通道的DMA 控制器，其位于在系统总线和外设总线之间。
每个DMA 通道都能没有约束的实现系统总线或者外设总线之间的数据传输，即每个通道都能处理下面四种情况：
源器件和目的器件都在系统总线
源器件在系统总线，目的器件在外设总线
源器件在外设总线，目的器件在系统总线
源器件和目的器件都在外设总线
DMA的主要优点是：可以不通过CPU的中断来实现数据的传输，DMA的运行可以通过软件或者通过外围设备的中断和请求来初始化。
S3C2410X的DMA工作过程可以分为三个状态：
状态1：等待状态。DMA等待一个DMA请求。如果有请求到来，将转到状态2。在这个状态下，DMA ACK和INT REQ为0。
状态2：准备状态。DMA ACK变为1，计数器9(CURR_TC)装入DCON寄存器。注意：DMA ACT保持为1直至它被清除。
状态3：传输状态。DMA控制器从源地址读入数据并将它写到目的地址，每传输一次，CURR_TC数器(在DSTAT中)减1，并且可能做以下操作：重复传输；设置中断请求信号；清除DMA ACK信号。
(3)外部DMA请求/响应规则
DMAC有3种类型的外部DMA请求/响应规则：
single service demand，单服务请求
（对应于需求模式）
single service handshake，单服务握手
（握手模式）
whole service handshake，全服务握手
（全服务模式）
每种类型都定义了像DMA请求和DMA响应这些信号怎样与这些规则相联系。
demand 与 handshake模式的比较：
在一次传输结束时，DMA检查xnxDREQ（DMA请求）信号的状态：
在demand模式下：如果DMA请求（xnxDREQ）信号仍然有效，则传输马上再次开始。否则等待。
在handshake模式下：如果DMA请求信号无效，DMA在两个时钟周期后将DMA响应（xnxDACK）信号变得无效。否则，DMA等待直到DMA请求信号变得无效。每请求一次传输一次。
(4)DMA控制器的相关寄存器
每个DMA 通道有9个控制寄存器（4个通道共计36个寄存器），6个用来控制DMA 传输，其它3个监视DMA控制器的状态。
4.系统的启动方式
具有三种启动方式，由OM管脚选择：
在00时处理器从NAND Flash 启动；
在01时从16位宽的ROM 启动；
在10时从32位宽ROM启动。
用户可以将Bootloader代码和操作系统镜像放在外部的NAND Flash，采用NAND Flash启动。
处理器在上电复位时，通过内置的NAND Flash访问控制器将位于NAND Flash前4KB位置的Bootloader代码自动加载到片内的4KB boot SRAM（此时该SRAM定位于起始地址空间0x00000000 ）并且运行，在boot SRAM运行的Bootloader程序将操作系统的镜像加载到SDRAM，之后操作系统就能够在SDRAM中运行。启动完毕后，4KB boot SRAM就可以用于其它用途。
5.S3C2410B系统开发板
S3C2410B开发板是采用Samsung S3C2410B ARM920T微处理器的最小系统板，具有开放式设计、集成度高、尺寸小、可扩展性强、低功耗等特点。S3C2410B开发板适用于下一代无线应用、数字家电、车载设备、通信终端等应用场合，是嵌入式工程师进行上述应用开发的最佳选择。
S3C2410系统板功能
Samsung S3C2410B 200MHz微处理器
最高可选64MB SDRAM、64MB FlashROM
带串口、红外接口、音频接口
RJ-4510/100Base-T网口
1个USB Host、1个USB Client
128M SMC接口；14针JTAG接口
320x240 STN LCD及触摸屏接口
4个LED指示灯，总线扩展接口
6.软件工具
开发套件的软件包包含三个部分：
各个功能模块的驱动示例程序
BootLoader的二进制文件和源代码
嵌入式操作系统（Linux）及应用程序，如Ftp、Web Server等，源代码完全公开
3.3.4 Intel Xscale PXA255
XScale PXA255是基于XScale技术开发的高档微处理器，可用于手机、便携式终端（PDA）、网络存储设备、骨干网（BackBone）路由器等。 该新型微处理器架构经过专门设计，属于ARM的V5TE体系，与ARM10系列内核相同，拥有7级流水线。核心采用了英特尔先进的0.18μm工艺技术制造，拥有32KB指令缓存和32KB 数据缓存，并具有专用多媒体数据来的2KB缓存。它具备低功耗特性，适用范围从0.1mW～1.6W。同时，它的时钟工作频率将接近1GHz。
1.Intel PXA255微处理器简介
英特尔Xscale PXA255采用XScale核心，频率为200～400MHz，加强了微处理器速度的管理，加快了多媒体处理的速度，并支持802.11b及蓝牙技术、USB接口，采用PBGA封装方式。
其主要针对下一代高性能的PDA市场，支持视频流、MP3、无线互联网存取以及其他边缘领先技术。这些组件可以提高使用了这些芯片的整机的整体性能在存储方面，PXA255将支持Secure Digital和Compact Flash扩展技术，它还有电源管理功能，这个功能可以根据处理器所执行的任务来调节它的耗电量。缓存都达到了64KB，并都整合了内存控制器、LCD(液晶显示器)控制器和扩展控制器等。
2.PXA255处理器性能
内核最高频率400MHz
集成MMC/SD、PCMCIA/CF卡控制器
集成USB Client控制器
集成920 Kbps蓝牙接口
UP-TECH PXA255平台硬件结构框图
3.3.5 Intel Xscale PXA27x微处理器
PXA27x系列是在2004年4月发布的。其最大的改进是采用0.13微米制造工艺，另外首次引进Intel的无线MMX技术，它是一套64位的SIMD指令集，这些指令可有效地增强视频、3D图形、音频以及其他SIMD元素的处理效率，显著改善了多媒体处理性能。
为了抵消高频率带来的功耗提升，本身配备有“无线SpeedStel”节能技术，可根据需要动态调节CPU的性能，显著降低电力消耗。WTP（Wireless Trusted Platfrom）安全平台也是PXA27x重要改进功能，这项技术通过构建一个支持通用安全协议的保密存储空间，用于存储个人隐私以及密码信息。
PXA27x系列的特点
内核最高频率624MHz；
采用MCP技术；
PXA270 －不集成存储器
PXA271 －集成32MB StrataFlash，32MB SDRAM
PXA272 －集成64MB StrataFlash
PXA273 －集成32MB StrataFlash
集成摄像头接口；
集成USB Host、4位SD卡接口、USIM卡接口、扫描键盘接口；
体系结构与PXA255相比改变较大。
UP-TECH PXA270平台硬件资源－核心板
PXA270 624MHz
64MB SDRAM
16MB Nor Flash
64MB Nand Flash
PXA27x处理器部分内部框图
习题
1，列举几个S3C44B0X 结构的主要特点？
16/32位RISC结构和带ARM7DMI CPU核的功能强大的指令集
Thumb协助处理器在保证性能的前提下使代码密度最大
片上ICE中断调试JTAG调试方式
32×8位硬件乘法器
2，LPC2119/2129处理器通过片内PLL可实现最大为（）的CPU操作频率。
60MHz
3， 3C2410X的DMA工作过程可以分为哪三个状态：
状态1：等待状态。DMA等待一个DMA请求。如果有请求到来，将转到状态2。在这个状态下，DMA ACK和INT REQ为0。
状态2：准备状态。DMA ACK变为1，计数器9(CURR_TC)装入DCON寄存器。注意：DMA ACT保持为1直至它被清除。
状态3：传输状态。DMA控制器从源地址读入数据并将它写到目的地址，每传输一次，CURR_TC数器(在DSTAT中)减1，并且可能做以下操作：重复传输；设置中断请求信号；清除DMA ACK信号。
4，试列举PXA255处理器性能
内核最高频率400MHz
集成MMC/SD、PCMCIA/CF卡控制器
集成USB Client控制器
集成920 Kbps蓝牙接口
页:
[1]