福师17秋《EDA技术》在线作业一二
福师17秋《EDA技术》在线作业一一、多选题:【10道,总分:20分】
1.用PLD器件实现设计的优势有哪些( )？ (满分:2)
A. 周期短
B. 投入少
C. 风险小
D. 对于成熟的设计往往采用PLD
2.状态机常用的编码方式有( )。 (满分:2)
A. 顺序编码
B. 格雷编码
C. 约翰逊编码
D. 一位热码
3.综合有哪几种形式( )。 (满分:2)
A. RTL
B. 逻辑综合
C. 将逻辑门表示转换到版图表示
4.基于FPGA/CPLD器件的数字系统设计流程包括哪些阶段( )。 (满分:2)
A. 设计输入
B. 综合
C. 布局布线
D. 仿真和编程
5.PLD是一种半定制器件，主要包括( )。 (满分:2)
A. FPGA
B. CPLD
C. CPU
D. ASIC
6.目前常用的硬件描述语言为：( )。 (满分:2)
A. Verilog
B. VHDL
C. 和 VC
D. VB
7.常用的综合工具有哪些( )。 (满分:2)
A. FPGA Express
B. FPGA compiler
C. Synplify Pro
8.基于EDA技术的设计中，通常有两种设计思路( )。 (满分:2)
A. 自顶向下
B. 自底向上
C. 自前向后
D. 自后向前
9.下面哪些是专业提供第三方EDA软件工具的公司( )。 (满分:2)
A. Cadence
B. Mentor
C. Synopsys
D. Synplicity
10.布局布线完成后会产生哪些文件( )。 (满分:2)
A. 芯片资源耗用的报告
B. EDIF
C. 延时网表
D. 器件编程文件
二、判断题:【40道,总分:80分】
1.有限状态机的复位分为两种：同步复位和异步复位。 (满分:2)
A. 错误
B. 正确
2.反熔丝型开关元件一般用在对可靠性要求较高的军事和航天产品器件上。 (满分:2)
A. 错误
B. 正确
3.采用原理图方式的数字设计的可重用性、可移植要差一些。 (满分:2)
A. 错误
B. 正确
4.GAL是GenericArray Logic,通用阵列逻辑的缩写。 (满分:2)
A. 错误
B. 正确
5.PLD器件内部主要由各种逻辑功能部件和可编程开关构成。 (满分:2)
A. 错误
B. 正确
6.目前在数字系统的设计中，主要采用Bottom-UP设计为主。 (满分:2)
A. 错误
B. 正确
7.JTAG边界扫描测试技术提供了一种合理而有效的方法，用以对高密度、引脚密集的器件和系统进行测试。 (满分:2)
A. 错误
B. 正确
8.综合指的是将较高级抽象层次的设计描述自动转化为较低层次描述的过程。 (满分:2)
A. 错误
B. 正确
9.Verilog HDL中assign为持续赋值语句。 (满分:2)
A. 错误
B. 正确
10.IP是Intellectual Property的缩写。 (满分:2)
A. 错误
B. 正确
11.时序仿真也叫后仿真。 (满分:2)
A. 错误
B. 正确
12.EDA是ElectronicDesign Automation,电子设计自动化的缩写。 (满分:2)
A. 错误
B. 正确
13.Verilog HDL不支持条件语句。 (满分:2)
A. 错误
B. 正确
14.HDL是Hardware Description Language,硬件描述语言的缩写。 (满分:2)
A. 错误
B. 正确
15.数字设计流程中采用原理图方式适合描述电路的连接关系核接口关系。 (满分:2)
A. 错误
B. 正确
16.仿真是EDA的精髓所在。 (满分:2)
A. 错误
B. 正确
17.绝大多数的FPGA器件都基于SRAM查找表结构实现。 (满分:2)
A. 错误
B. 正确
18.在IC设计领域中，IP核一般完成某种功能的设计模块。 (满分:2)
A. 错误
B. 正确
19.Verilog语言即适合可综合的电路设计，也可胜任电路与系统的仿真。 (满分:2)
A. 错误
B. 正确
20.Verilog HDL支持赋值语句。 (满分:2)
A. 错误
B. 正确
21.IP核中的软核与生产工艺无关，不涉及物理实现，为后续设计留有很大空间。 (满分:2)
A. 错误
B. 正确
22.PROM(Programmable Read－Only Memory），可编程只读存储器的缩写。 (满分:2)
A. 错误
B. 正确
23.有限状态机非常适合于数字系统的控制模块。 (满分:2)
A. 错误
B. 正确
24.PLA是Programmable Logic Array,可编程逻辑阵列的缩写。 (满分:2)
A. 错误
B. 正确
25.Verilog HDL语法要素与软件编程语言（如C语言）是完全相同的。 (满分:2)
A. 错误
B. 正确
26.Synplify是一种FPGA/CPLD的逻辑综合工具。 (满分:2)
A. 错误
B. 正确
27.CPLD和FPGA都属于高密度可编程逻辑器件。 (满分:2)
A. 错误
B. 正确
28.在EDA设计中一般采用硬件描述语言(HDL)进行电路与系统的描述。 (满分:2)
A. 错误
B. 正确
29.不考虑信号时延等因素的仿真称为功能仿真。 (满分:2)
A. 错误
B. 正确
30.仿真分为功能仿真和时序仿真。 (满分:2)
A. 错误
B. 正确
31.布局布线为将综合生成的电路逻辑网表映射到具体的目标器件中实现，并产生最终的可下载文件的过程。 (满分:2)
A. 错误
B. 正确
32.Verilog HDL中的常量主要有：整数，实数和字符串 (满分:2)
A. 错误
B. 正确
33.目前常用的硬件描述语言为：Verilog HDL和 VHDL。 (满分:2)
A. 错误
B. 正确
34.数据流描述方式多用于组合逻辑电路。 (满分:2)
A. 错误
B. 正确
35.SOC是指把一个完整的系统集成在一个芯片上。 (满分:2)
A. 错误
B. 正确
36.Verilog HDL中实数型和字符串型常量是可以综合的。 (满分:2)
A. 错误
B. 正确
37.编译型仿真器的仿真速度快，但需要预处理，不能即时修改。 (满分:2)
A. 错误
B. 正确
38.数字设计流程中的设计输入的表达方式一般有原理图方式和HDL文本方式两种。 (满分:2)
A. 错误
B. 正确
39.PLD是一种全定制器件。 (满分:2)
A. 错误
B. 正确
40.仿真也称模拟，是对所设计电路的功能的验证。 (满分:2)
A. 错误
B. 正确
福师《EDA技术》在线作业二
一、多选题:【10道,总分:20分】
1.PLD是一种半定制器件，主要包括( )。 (满分:2)
A. FPGA
B. CPLD
C. CPU
D. ASIC
2.衡量仿真器性能的重要指标有哪些( )。 (满分:2)
A. 仿真速度
B. 仿真的准确性
C. 仿真的易用性
3.目前常用的硬件描述语言为：( )。 (满分:2)
A. Verilog
B. VHDL
C. 和 VC
D. VB
4.常用的综合工具有哪些( )。 (满分:2)
A. FPGA Express
B. FPGA compiler
C. Synplify Pro
5.状态机常用的编码方式有( )。 (满分:2)
A. 顺序编码
B. 格雷编码
C. 约翰逊编码
D. 一位热码
6.IP核一般分为哪几种( )。 (满分:2)
A. 硬核
B. 固核
C. 软核
D. 以上全不对
7.EDA技术发展阶段描述正确的是( )。 (满分:2)
A. CAD阶段
B. CAE阶段
C. EDA阶段
D. 以上都不对
8.下面哪些是专业提供PLD器件厂商( )。 (满分:2)
A. Xilinx
B. Altera
C. Lattice
D. Micsoftware
9.TOP-down设计一般分为哪几个层次( )。 (满分:2)
A. 系统级
B. 功能级
C. 门级
D. 开关级
10.常用的集成FPGA/CPLD开发工具有哪些( )。 (满分:2)
A. MAX+plus II
B. Quartus II
C. ISE
D. ispLEVER
二、判断题:【40道,总分:80分】
1.JTAG是Joint Test Action Group, 联合测试行动组的缩写。 (满分:2)
A. 错误
B. 正确
2.行为描述就是对设计实体的数学模型的描述，其抽象程度远高于结构描述。 (满分:2)
A. 错误
B. 正确
3.FPGA是Field Programmable Gate Array,现场可编程门阵列的缩写。 (满分:2)
A. 错误
B. 正确
4.ASIC一般采用全定制方法来实现设计。 (满分:2)
A. 错误
B. 正确
5.Alter的FPGA器件主要由两类配置方式：主动配置方式和被动配置方式。 (满分:2)
A. 错误
B. 正确
6.如果只需要在上电和系统错误时进行复位操作，采用异步复位方式比同步复位方式好。 (满分:2)
A. 错误
B. 正确
7.PLA是Programmable Logic Array,可编程逻辑阵列的缩写。 (满分:2)
A. 错误
B. 正确
8.反熔丝型开关元件一般用在对可靠性要求较高的军事和航天产品器件上。 (满分:2)
A. 错误
B. 正确
9.在IC设计领域中，IP核一般完成某种功能的设计模块。 (满分:2)
A. 错误
B. 正确
10.解释型仿真器速度慢一些，但可以随时修改仿真环境和仿真条件。 (满分:2)
A. 错误
B. 正确
11.CPLD和FPGA都属于高密度可编程逻辑器件。 (满分:2)
A. 错误
B. 正确
12.有限状态机的复位分为两种：同步复位和异步复位。 (满分:2)
A. 错误
B. 正确
13.PLD是一种全定制器件。 (满分:2)
A. 错误
B. 正确
14.布局布线为将综合生成的电路逻辑网表映射到具体的目标器件中实现，并产生最终的可下载文件的过程。 (满分:2)
A. 错误
B. 正确
15.GAL是GenericArray Logic,通用阵列逻辑的缩写。 (满分:2)
A. 错误
B. 正确
16.状态机可以分为：米里型和摩尔型两类。 (满分:2)
A. 错误
B. 正确
17.Verilog HDL中的变量一般分为两种数据类型：net型和variable型。 (满分:2)
A. 错误
B. 正确
18.HDL是Hardware Description Language,硬件描述语言的缩写。 (满分:2)
A. 错误
B. 正确
19.Verilog语言的行为描述语句，如条件语句、赋值语句和循环语句类似于软件高级语言，便于学习和使用。 (满分:2)
A. 错误
B. 正确
20.用状态机进行设计具有速度快、结构简单、可靠性高等优点。 (满分:2)
A. 错误
B. 正确
21.SOC是指把一个完整的系统集成在一个芯片上。 (满分:2)
A. 错误
B. 正确
22.Verilog HDL中整数型常量是不可以综合的。 (满分:2)
A. 错误
B. 正确
23.时序仿真也叫后仿真。 (满分:2)
A. 错误
B. 正确
24.Verilog HDL和 VHDL目前还都不是IEEE标准。 (满分:2)
A. 错误
B. 正确
25.PLD器件的设计往往采用层次化的设计方法，分模块，分层次地进行设计描述。 (满分:2)
A. 错误
B. 正确
26.Verilog HDL语法要素与软件编程语言（如C语言）是完全相同的。 (满分:2)
A. 错误
B. 正确
27.目前常用的硬件描述语言为：Verilog HDL和 VHDL。 (满分:2)
A. 错误
B. 正确
28.PLD器件内部主要由各种逻辑功能部件和可编程开关构成。 (满分:2)
A. 错误
B. 正确
29.把适配后生成的编程文件装入到PLD器件中的过程称为下载。 (满分:2)
A. 错误
B. 正确
30.IP核中的硬核可靠性高，能确保性能，能够很快投入使用。 (满分:2)
A. 错误
B. 正确
31.Verilog HDL中的常量主要有：整数，实数和字符串 (满分:2)
A. 错误
B. 正确
32.Verilog HDL中实数型和字符串型常量是可以综合的。 (满分:2)
A. 错误
B. 正确
33.混合仿真器就是能同时支持Verilog和VHDL的仿真器。 (满分:2)
A. 错误
B. 正确
34.SOC是System On Chip,芯片系统的缩写。 (满分:2)
A. 错误
B. 正确
35.ISP和专用的编程器是FPGA常用的两种编程方式。 (满分:2)
A. 错误
B. 正确
36.Verilog HDL支持赋值语句。 (满分:2)
A. 错误
B. 正确
37.对设计而言，采用的描述级别越高，设计越容易。 (满分:2)
A. 错误
B. 正确
38.目前在数字系统的设计中，主要采用Bottom-UP设计为主。 (满分:2)
A. 错误
B. 正确
39.Synplify是一种FPGA/CPLD的逻辑综合工具。 (满分:2)
A. 错误
B. 正确
40.Verilog HDL数据类型是用来表示数字电路中的物理连线、数据存储和传输单元等物理量的。 (满分:2)
A. 错误
B. 正确
页:
[1]