电子科技大学17年11月《数字逻辑电路》作业考核试题题目
学习中心/函授站_姓 名 学 号
西安电子科技大学网络与继续教育学院
2017学年下学期
《数字逻辑电路》期末考试试题
（综合大作业）
题号
一
二
三
四
总分
题分
30
10
40
20
得分
考试说明：
1、大作业于2017年10月19日下发，2017年11月4日交回；
2、考试必须独立完成，如发现抄袭、雷同均按零分计；
3、答案须手写完成，要求字迹工整、卷面干净。
一、单项选择题（本大题共15小题，每小题2分，共30分）
在每小题列出的四个备选项中只有一个是符合题意要求的，请将其选出并将“答题卡”的相应代码涂黑。未涂、错涂或多涂均无分。
1．十进制数(110)10 对应的二进制数是 （ A ）
A． (1101110)2 B．(1101111)2 C．(1101100)2 D．(1111110)2
2．将(01000011.00101000)5421BCD转换为八进制数为 （ A ）
A．（53.2)8 B．（53.4 )8 C．（103. 112 )8 D．(123.2)8
3．逻辑函数的最简式为 （ D ）
A． B. C. D. 4．图1.2所示电路的输出函数F的表达式为 （ D）
A． B．
C． D．
5．某函数对偶函数G为 （B ）
A ． B．
C． D．
6．的最简表达式为 （C ）
A． B． C． D．
7．已知函数，问使函数的输入组合是 （B ）
A．ABC=110 B． ABC=001 C．ABC=000 D．ABC=010
8．函数的最简或非表达式为（ D ）
A． B.
C． D.
9．在TTL电路中，能实现“线与”逻辑的是 （ A ）
A．OC门 B.异或门 C．TS门 D.与或非门
10．函数的最简与非式是 （ C ）
A． B． C． D．
11．函数的最简与或非式是 （ C ）
A．B． C. D．
12．JK触发器组成电路如图1.3所示，它完成的功能是（B ）
A．RS触发器 B． 触发器
C．D触发器 D．JK触发器
13．钟控触发器中具有约束条件的是 （A ）
A．RS触发器 B．T触发器 C．D触发器 D．JK触发器
14．n位DAC电路的精度为（C ）
A． B． C． D．
15．555定时电路当Rd=0时，其输出状态为（D ）
A．保持 B．对输出无影响 C．1 D．0
二、填空题（本大题共5小题，每小题2分，共10分）
16．十进制数190的余3代码是 。
17、 。
18、移位寄存器中的数为1010经右移进一个1，再左移进一个1后寄存器的数为 。
19、74LS194当其功能是 。
20、为了将输入的正弦波转换为同频率的矩形波应选用___ __电路
三、分析题（本大题共4小题，每小题各10分，共40分）
说明：中规模器件74LS90、74LS161和74LS194的功能表在第8页上。
21．数据选择器电路如图3.1所示
①写出F表达式；②填写出卡诺图；③写出最简与非式。
22．22．触发器及相关波形如图3.2所示
①写出该触发器的特征方程；
②对应相关波形画出输出波形。
（设初始态Q=1）
23．用74LS90和74LS194组成电路如2.3(a)、(b)所示。
① 分别列出(a)、(b)电路的状态迁移表（图b电路的初态为1111）；
② 分别说明(a)、(b)电路的功能。
24．由移位寄存器74LS194和门电路组成电路如图3.4所示。
画出该电路的状态迁移关系；
指出输出F的序列信号。
四、设计题（本大题共2小题，每小题各10分，共20分）
25．用译码器和少量的门电路设计一个一位二进制数的全减器。
（A为被减数，B为减数，D为差，Ci为低位的借位，Ci＋1为向高位的借位）
①作出真值表；
②写出方程式；
③画出逻辑图。
26．试用74LS90设计一个七进制计数器，要求采用8421BCD码接法实现。
① 列出状态迁移表；② 画出逻辑电路图。
无忧答案网整理发布
页:
[1]